NeoLogic, CMOS+ 기술로 차세대 에너지 효율적인 CPU 개발 박차: 1,300만 달러 투자 유치

NeoLogic이 CMOS+ 기술을 기반으로 에너지 효율적인 CPU 개발에 박차를 가하며 1,300만 달러의 시리즈 A 투자를 유치했습니다. 이 혁신적인 기술은 회로 복잡성을 줄여 전력 소비와 다이 크기를 획기적으로 줄이는 것을 목표로 합니다. 2026년에 첫 번째 프로세서 출시를 목표로 에너지 효율성이 중요한 AI 데이터 센터 워크로드에 집중할 계획입니다.

CMOS+ 기술: 회로 복잡성 감소의 핵심

NeoLogic은 기존의 트랜지스터 미세화 방식 대신 회로 복잡성을 줄이는 데 초점을 맞추고 있습니다. CMOS+ 기술은 표준 CMOS 게이트와 단순화된 게이트를 통합하여 트랜지스터 수를 최대 3배까지 줄일 수 있습니다. 이는 모든 공정 노드에서 가능하며, 기존 CMOS 기술의 한계를 극복하는 혁신적인 접근 방식입니다.

최대 50% 낮은 에너지 소비

기존 CMOS 기술은 팬인(fan-in) 제한으로 인해 게이트가 처리할 수 있는 입력 수가 제한적입니다. 하지만 NeoLogic의 CMOS+ 기술은 6개에서 32개의 입력을 처리할 수 있는 단일 스테이지 게이트를 구현하여 칩 면적과 전력 소비를 줄입니다. NeoLogic은 CMOS+ 기술을 적용한 프로세서가 전력 소비를 최대 50%까지 줄이고 칩 면적을 최대 40%까지 줄이면서도 기존 설계와 동등한 수준의 지연 시간을 유지할 수 있다고 설명합니다.

기존 제조 공정 및 EDA 도구와의 호환성

CMOS+ 기술은 130nm에서 2nm에 이르는 기존 CMOS 제조 공정과 표준 EDA 도구와 호환됩니다. 이는 새로운 인프라 구축 없이도 쉽게 도입할 수 있다는 의미입니다. 다이 크기를 줄이고 수율을 향상시켜 고급 노드에서 비용 이점을 제공하며, 웨이퍼 비용과 개발 비용이 급격히 증가하는 문제를 해결합니다.

게이트 이상의 혁신

CMOS+ 기술은 단순히 게이트만 개선하는 것이 아닙니다. 전력 효율적인 레지스터, 버퍼, 연산 블록도 제공합니다. 이러한 요소들을 통해 칩 설계자는 프로세서 설계를 간소화하면서 더 나은 전력 및 면적 균형을 달성할 수 있는 새로운 인프라를 구축할 수 있습니다.

AI 데이터 센터 시장에 미치는 영향

NeoLogic은 CMOS+ 기술이 기존 도구와 프로세스를 벗어나지 않고도 더 효율적인 컴퓨팅을 제공할 수 있는 방법이라고 믿고 있습니다. 현재 고객에게 첫 번째 프로세서를 시연하고 있으며, 2026년부터 데이터 센터에 배포될 것으로 예상합니다. 이번 투자를 통해 NeoLogic은 AI 데이터 센터 시장에서 중요한 역할을 할 수 있을 것으로 기대됩니다.

맺음말

NeoLogic의 CMOS+ 기술은 에너지 효율적인 컴퓨팅의 미래를 제시하며, AI 데이터 센터와 같이 전력 소비가 중요한 분야에서 혁신적인 변화를 가져올 것으로 기대됩니다. 2026년 첫 번째 프로세서 출시를 통해 NeoLogic이 만들어갈 미래를 주목해야 할 것입니다.